最小模式下系统总线的形成

最小模式下系统总线的形成
" s* P/ Y. K7 }0 J9 q6 y    第一章已经提到，系统三总线的形成需要有相应的电路。当8086工作在最小模式时，所有的控制信号都由本身发出，没有特别的需要，控制信号不需要外加驱动电路，系统形成在于地址锁存和数据的双向驱动。图2．14是最小模式下的总线形成示意图。现说明如下： - {  S. V9 ?7 s8 P: |5 v
: d& m5 U; K, t: s! L" p( |- [4 |
* E) M; n7 }5 G1 S. `

8 P% N) o) }- A" w
" e  w1 d, {5 M) P% |# E7 d9 x   4 A8 R. J4 F& V$ O: y/ F" H
(1)采用3个锁存器8282来锁存地址，并驱动20位的地址总线
3 m' b; O4 a( _2 J- h9 w    由于复用线上的地址信号A19～A16、A15一AO只在时钟周期T1出现，所以必须及时予以锁存；此外还需要对A19～AO加以驱动，以增强它们带负载的能力。图2．14中采用了输出为三态的锁存器8282，该芯片的引脚和结构见图2．15，它有8位输入和8位输出；另有两个控制端：选通控制端STB(strobe)和输出允许控制端
5 y* e& a6 k9 @6 D$ K% J- s
; g- a9 Q+ @4 I% U+ Q
7 }9 g9 I, [" J(Output Enable)，前者用来控制锁存，后者控制数据的输出。 ) }8 C6 j9 I2 x; X3 V( s
    图2．14中，8282的STB接8086的ALE，ALE为高电平时数据(是地址)直通，由高电平变低电平时(即后沿)数据被锁存；而& k# E+ Y6 v, P/ v' Z5 b

% L; [, W; ]& \1 H; ^% }接地，处于常有效的状态，即该锁存器始终允许地址输出。
. @2 P! X3 {5 F2 ~, k$ \+ ^  8282也可用74LS373代替。   a" d/ M8 }- V& {* r
  (2)采用2片8286来驱动数据总线 # w. Z0 V7 d& p3 O/ i
  如图2．14所示，数据总线采用双向驱动器8286来驱动。8286的引脚和结构如图2．16所示，它可以朝两个方向驱动8位数据，适应了CPU发送和接收数据的需要，所以也称它为数据收发器或总线收发器。该芯片有两个控制引脚。其中允许控制端
- h. {- X6 Y- C; K2 W$ {' l; N, g! r8 m/ d
用来允许或禁止芯片工作。方向控制端T(Transmit)用来控制数据的驱动方向：为高电平时，从A到B；为低电平时，从B到A。表2．1所列实际就是8286的外部特性。
" `+ N( j7 J3 J( J- W0 C5 v% f" G    在图2．14中，8086的$ @% Q+ R9 Y2 G2 r% i' N

" M/ x$ `, b# T, t0 h* z连接8286的控制端7 m# S$ [. t( ?

0 g/ l, v  s) s; A，8086的DT／* O. t3 `# x0 ~
7 u6 l+ \7 s0 B0 @) ^
连接8286的控制端T。 # T( V6 x9 q; }. w/ Z
这两个信号对数据收发器8286的控制与8086所进行的数据传送完全吻合。( `7 Z4 n6 |' }' K
5 L* a" G) Q7 e8 L5 j1 V, H8 @
有效时，表示8086正在进行数据传送，该信号有效恰好使8286得到允许。DT／
. {; J" D" l; }. n
8 M. S% C; a2 c7 O, Q! z0 v7 u" S. `为高电平时，表示cPu向外发送数据，8286的驱动方向恰好被置成从A到B；DT／
; t+ o, V( q3 X
7 y1 K+ J6 l8 k+ l) d2 b, n$ ~为低电平时，表示CPU接收数据，8286的驱动方向恰好被置成从B到A。实际上8286是和8086配套设计的。 ) I. ?5 B; E6 M" b  I: A
    8286也可用74LS245代替。
/ r: |; l% M: H3 v, X# d    如图2．14所示的8284是时钟发生器，它将外接的石英振荡器的频率3分频后作为8086的时钟信号。
- h- K3 K% l. ?* B1 c) l& o% N" g  y+ ?9 R: }! s, t

, m9 C# i7 e) ?+ [$ @' T6 L5 g" N4 M, T7 k