I／O接口的典型结构
3 {) c9 R9 N: @7 @
1．内部的原理结构
! B/ }0 H1 ]1 `1 p- N8 D 图4．1所示为I／0接口面向用户的原理结构。从用户角度即编程角度看，I／O接口中包含有三种端口：数据端口、状态端口和控制端口，分别简称数据口、状态口和控制口。对于数据端口，当它出现在输入接口中时，用来保存外部设备发往cPu的数据，一般称为输入数据缓冲器；当它出现在输出接口中时，用来保存CPU发往外部设备的数据，一般称为输出数据缓冲器；有的接口电路中的数据端口既支持输入，又支持输出，实际上其内部具有输入和输出两个缓冲器，但共用一个端口地址，根据读／写控制的不同，可分别访问到其中的输入或输出缓冲器。I／0接口中的状态端口用来保存外设或接口的状态，通过数据总线CPU可以读取这些状态。控制端口用来寄存CPU通过数据总线发来的命令，这些命令可以是对I／O接口进行初始化的，也可以是初始化以后再对I／0接口的操作进行干预的。
! c) C; f( `6 C7 O0 \
' B1 T* k& L- Y3 y- p
. Q' s z8 a( m3 e" `! v
9 `0 z/ X- u. Y0 u
9 b/ u/ X7 V& g6 ] 5 [! ]7 I0 l. W7 L' r1 z
2．外部特性
0 c6 ~! I! [0 V! R2 ^' n7 K 接口电路的外部特性由其对外的引出信号体现。接口信号根据其连接对象分为面向cPU或主机一侧的信号和面向外设一侧的信号。
6 p% h5 U# ~2 q3 v& s
面向CPU一侧的信号一般都设计成能和cPu或系统三总线直接相连，尤其是数据线和地址线对众多的CPU基本相似，差别仅在于数据和地址的位数(宽度)。控制信号对不同的cPu可能有不完全匹配的地方，如有效信号的电平不同等，这时可加少量的电路予以调整。和存储器芯片相类似，I／O接口芯片一般都有片选端，在工作时只有片选信号有效(被选中) 的芯片才能与cPu交换信息。一个I／O接口芯片可能含有多个I／O端口，占用多个端口地址。因此，一般设有地址引脚(引脚名称一般为AO、A1、A2等)，而其内部设有译码电路，以选择不同的端口。在进行地址线相连时，和存储器芯片相类似，CPU或系统地址总线的低位地址线接接口芯片的地址引脚，而高位地址线接到外部的译码器，用来产生接口芯片的片选信号。
* K/ M: ^1 D* ~# n1 ]* V0 W. `
由于外部设备的种类繁多，型号不一，所提供的信号也多种多样，时序或有效电平差异较大，所以，不同的接口芯片面向外设一侧的信号各不相同。在连接时需要了解信号的含义，而这往往要了解设备的工作原理和特点。
