从Ultra ATA／33到Ultra ATA／133
) E" N; z+ w. F2 Y& G( X6 i
1．Ultra ATA／33
" X/ L& w+ w( Y: r
# A% v4 D4 D/ ]& [9 _' ?5 C* Q
$ n8 Y; K1 V3 y2 @, R0 [0 @Ultra ATA／33是ATA-3之后的又一种新的ATA标准(1996年Quantum和Inte]联合推
r- `& W& o, i+ h
出)。它为IDE接口又规定了一种新的数据传输模式——Ultm DMA，这种传输发生在一个Ultra DMA 33兼容的IDE控制器与一个或多个Ultra DMA 33兼容IDE设备之间(IDE控制器一般位于南桥或I／0控制器Hub中)。为了叙述方便，不妨认为数据传输发生在图10．21所示的IDE接口和IDE设备之间。
! `& f+ |3 B0 ^6 Z. y- q Ultra ATA／33对IDE接口的3个信号进行了重新定义，定义了一种CRC检错协议，并使数据传输率达到33 MB／s。
; j" Z6 o- e0 Q 1)对IDE接口信号的新定义
1 {# M, a# l- x0 }: C6 X
Ultra ATA／33并不要求在IDE连接器的基础上增加额外的信号引脚，当工作在Ultra DMA 33模式时，只是对一些标准的IDE控制信号进行了重新定义。这些重新定义的信号见表10．19。从IDE设备到IDE接口的数据传输定义为读周期，从IDE接口到IDE设备的数据传输定义为写周期。
6 J5 L7 l8 P- L9 P
7 w" s7 q6 v, y' b
4 r# j/ u/ `& ?1 E8 Y; m. w
* K" U i7 z- |- K; [# x
/ {4 T4 }1 g+ H! `% I- C" Z+ Y( [
6 C8 ~/ N! G: @8 F& U; @5 e 对于从IDE设备读数据的Ultm DMA 33读周期，原DIOR(上划线)信号被定义为从IDE接口发出的DMARAY(上划线)，原IORDY信号被定义为由IDE设备驱动的STROBE，原DlOW(上划线)信号被定义为从IDE接口发出的STOP。对于向IDE设备写数据的Ultra DMA 33写周期，原DIOR(上划线)信号被定义为从IDE接口发出的STROBE，原IORDY信号被定义为由IDE设备驱动的DMARAY(上划线)，原DIOW(上划线)信号同样被定义为从IDE接口发出的STOP。
# D# l; T4 y) ]" t }, j7 u
DMARAY(上划线)信号用来表示是否需要插入等待状态；STROBE用来表示数据选通，其上升沿和下降沿均用于数据传输，这也是Ultra ATA／33将原先的传输率(ATA-3：16．7 MB／s)提高一倍的原因；STOP信号用于停止所请求的传输。
; s b9 y T* R! e5 r7 a& P+ X
2)Ultra DMA33操作
9 t$ w" B4 d) @+ o$ f
当准备与IDE设备进行数据传送时，必须预先进行初始化编程。这种初始化编程分成两部分：一个是对IDE接口的使能和配置，一个是对IDE设备的使能和配置。对于IDE接口，还必须允许工作在同步DMA模式和建立适当的同步DMA时序。
! w0 ?. Z' z1 ? 初始化编程完成后，IDE设备和IDE接口之间便遵循DMA33协议控制数据传输。实际的传输由三个阶段组成：启始阶段、数据传输阶段和突发终止阶段。其操作时序如图10．22所示。
7 y9 q5 i7 w7 f2 P
! O0 y6 ]: p+ q( o( _
w5 F; G# n/ ] }+ I$ p7 Q& ?0 L* }
& J1 a5 C' g5 V! B3 f6 }0 m
* |: Q4 S0 U2 N, P9 O; ?5 s4 ?0 I 通过驱动DMARQ有效，IDE设备请求数据传输，启动起始阶段。当IDE接口准备好，便驱动DMACK(上划线)有效，同时，还驱动CS0(上划线)和CSl(上划线)无效、驱动DA2～DA0为低电平。由IDE设备驱动IOCS16无效。
o$ x$ x+ H) ~9 Z m7 i& a8 U
对于写周期，IDE接口忽略STOP，等待IDE设备驱动DMARAY(上划线)，然后，驱动第一个数据字和STROBE信号。对于读周期，IDE接口使数据线处于三态，忽略STOP，使能DMARAY(上划线)，然后，IDE设备发送第一个数据字和STROBE信号。
4 C% D. I1 Y9 X+ u- _
在数据传输阶段，可连续执行数据的突发传输，数据在STROBE的上升沿和下降沿被接收者锁存。数据发送者可以通过STROBE信号的高低电平来暂停数据的突发传输，STROBE状态翻转时又恢复数据的突发传输。接收者则可通过驱动DMARAY(上划线)无效来暂停数据的突发传输，通过驱动DMARAY(上划线)有效来恢复传输。
2 v" @3 y& } b s1 P6 ~ 发送者或接收者都可以终止当前的突发传输。一个突发终止阶段由停止请求、停止请求响应和CRC码传输所组成。由IDE接口首先驱动STOP有效，而由IDE设备驱动DMARO无效作为响应来停止突发传输。或者由IDE设备驱动DMAR0无效，然后，由IDE接口驱动STOP有效作为响应来停止突发传输。接下来进行CRC码的传输和比较。
: N. w; c0 s4 g1 K! Z 3)Ultra DMA 33时序
2 Y" _& ~% m% [3 U" W6 K ^0 t Ultra DMA 33的时序可以通过Ultra DMA 33时序寄存器进行编程。可编程的时序包括周期时间CT和准备暂停时间RP。CT为数据有效使能信号STROBE的最小脉冲宽度，RP为期望停止突发读传输从DMARAY(上划线)无效到STOP有效，IDE接口需要等待的PCI时钟数。
: m" ^0 O; }& K. C& } 2．Ultra ATA／66、Ultra ATA／100和Ultra ATA／133
; e) L5 @) D9 {$ s( @" Z4 w
Ultra ATA／66是在Ultra ATA／33基础上改进后的一种标准(1998年Ouantum和Intel联合于推出)，支持Ultra DMA 66传输模式。主要有三点改进。一通过提高时钟频率以及改进信号的边沿特性，使数据传输速率提高到66 MB／s。二是采用新的CRC检验技术，从检验角度进一步增强数据传输的可靠性和完整性。第三点是采用80线连接线缆，而连接器仍然采用原来的40线IDE连接器并且连接器信号排列保持不变。连接线缆中新增的40根线全部是地线且与原40信号线交错排列，以排除外来的电磁干扰的影响以及信号线间的串扰现象，使信号的传输更稳定。这是从改善传输信号本身的电气特性的角度来进一步提高数据传输的可靠性。
- O, I) P. ?3 z: ^. ^ 在Ultm ATA／66之后，Maxtor公司又先后推出了建立在该公司的ATA技术专利基础上的两种新的ATA标准：UItra ATA／100和Ultm ATA／133，将ATA接口(IDE接口)的最大数据传输率提高到新的高度(分别为100 MB／s和133 MB／s)，并保持了与先前ATA接口的兼容性。
