PCI总线信号定义
0 `( l2 I* V! {( z
在介绍PCI总线信号之前，有两个名称需要解释：主设备和从设备。按照PCI总线协议，总线上所有引发PCI传输事务的实体都是主设备，凡是响应传输事务的实体都是从设备，从设备又称为目标设备。主设备应具备处理能力，能对总线进行控制，即当一个设备作为主设备时，它就是一个总线主控器。
3 ?! |" M& @, g5 @ 在一个PCI系统中，接口信号通常分为必备和可选的两大类。如果只作为从设备，则至少需要47根信号线；若作为主设备，则需要49根信号线。利用这些信号线可以处理数据、地址，实现接口控制、仲裁及系统功能。下面根据主设备与从设备的不同，按功能分组将这些信号表示在图9．5中。可以看出有些信号名称中有“#”号，这是PCI总线规范中的信号表示法。信号名称后面有“#”号表示低电平有效，否则表示高电平有效；对于有两种意义的信号(如c／BE[0]#)，低电平时表示有“#”号的信号(例中的BE[0])起作用，高电平时表示没有“#”号的信号(例中的C)起作用。“#”相当于通常表示中的“横杠”。
) X! _+ S2 ~8 U: L) y
% ]5 M( L* J9 K: W( q0 D
& `3 r9 F) i/ o9 n1 J) ` q
" W2 F5 ^5 W* L5 q# p! z+ Q% h- R% |; [1 @& X
0 Q6 g3 L$ H4 K
1．信号类型说明
1 K4 _0 G5 a8 J9 N7 ]1 B 在PCI总线规范中对信号类型作了规定。下面的类型是从设备(连接在PCI总线上的每一台设备)角度定义的，而不是从仲裁器和中央资源信号角度定义的。
8 O( ?# W. Y1 J# R+ `8 W" p
in：表示标准输入信号。
- @7 v/ Z% C0 v# G, t! M0 i+ G W, k
out：表示标准输出信号。
8 N* ]2 M4 R( R" G- Q t／s：表示双向的三态信号。
/ d$ p( `! }; a& E* ] s／t／s：表示持续的且低电平有效的三态信号，该信号在某一时刻只能属于一个主设备并被其驱动，它从有效变为浮空(高阻状态)之前必须保证使其具有至少一个时钟周期的高电平状态，另一主设备要想驱动它，至少要等待该信号的原有驱动者将其释放(变为三态)一个时钟周期之后才能开始。
' _3 n5 R) N1 y, o
o／d：表示漏极开路，以线或的形式允许多个设备共同驱动和分享。
: N+ x" W: F+ c! }4 C4 n
2．PCI总线信号描述
* s' v/ ~- q" B% `/ H 1)系统信号
* q" d4 M2 ~3 h1 U( `( j& v( _0 j9 [
(1)CLK in：PCI系统总线时钟
0 h" d5 N- C# u3 m
对于所有的PCI设备该信号均为输入，其频率最高可达33 MHz，最低频率一般为0 Hz(Dc)。除RST#、INTA#、INTB#、INTC#及INTD#之外，所有其他PCI信号都在CLK的上升沿有效(或采样)。
5 n! l5 |2 ?1 I4 F X0 N; e/ j
(2)RSI# in：复位信号
5 N: R& M+ |7 d# x& T( L
用于复位总线上的接口逻辑，并使PCI专用的寄存器、序列器和有关信号复位到指定的状态。该信号低电平有效，在它的作用下PCI总线的所有输出信号处于高阻状态，SERR#被浮空。
$ Y9 j) d- N$ E: u6 H
2)地址与数据信号
/ o3 A# s8 x# H/ M9 t
(1)AD[31～00]t／s：地址数据多路复用信号
& A0 [! f5 d1 K7 ^
这是一组信号，双向三态，为地址和数据公用。在FRAME#有效(低电平)时，表示地址相位开始，该组信号线上传送的是32位物理地址；对于I／O端口，这是一个字节地址；对于配置空间或存储器空间，是双字地址。在数据传送相位，该组信号线上传送数据信号，AD[7～0]为最低字节数据，而AD[31～24]为最高字节数据。当IRDY#有效时，表示写数据稳定有效，而TRDY#有效时，则表示读数据稳定有效。在：IRDY#和TRDY#都有效期间传送数据。
1 T" l4 w( `! ? \7 f' y
(2)C／BE[3～0]# t／s：总线命令和字节允许复用信号
- L, o: y6 a* E; [
双向三态信号。在地址相位中，这四条线上传输的是总线命令；在数据相位内，它们传输的是字节允许信号，表明整个数据相位中AD[31～00]上哪些字节为有效数据，C／BE0#～C／BE3#分别对应字节0～3。
8 o% u. Z+ {% g& q. O0 y) x6 l (3)PAR(Paritv)t／s：奇偶校验信号
8 H5 Q* K7 G$ P; y% s4 n 双向三态。该信号用于对AD[31～00]和c／BE[3～0]上的信号进行奇偶校验，以保证数据的准确性。对于地址信号，在地址相位之后的一个时钟周期PAR稳定有效；对于数据信号，在IRDY#(写操作)或TRDY#(读操作)有效之后的一个时钟周期PAR稳定并有效，一旦PAR有效，它将保持到当前数据相位结束后一个时钟。在地址相位和写操作的数据相位，PAR由主设备驱动，而在读操作的数据相位，则由从设备驱动。
' G5 J) r' N2 ^
3)接口控制信号
9 K" I' I# v5 W& k% ]2 V
接口控制信号共有7个，对这些信号本身及相互间配合的理解是学习PCI总线的一个关键。
' M+ j) W! |' d: Y2 J- q
(1) FRAME#(Frame)s／t／s：帧周期信号
5 e8 M) r" d2 x8 t! N0 c6 S 双向三态，低电平有效。该信号由当前主设备驱动，用来表示一个总线周期的开始和结束。该信号有效，表示总线传输操作开始，此时AD[3l～0]和C／BE[3～0]上传送的是有效地址和命令。只要该信号有效，总线传输就一直进行着。当FRAME#变为无效时，表示总线传输事务进入最后一个数据相位或该事务已经结束。
4 j6 U0 w' H( m$ I: ]
(2)IRDY#(Initiator Ready)s／t／s：主设备准备就绪信号
' l" z2 z# |: e: A/ | 双向三态，低电平有效，由主设备驱动。该信号有效表明引起本次传输的设备为当前数据相位做好了准备，但要与TRDY#配合，它们同时有效才能完成数据传输。在写周期，IRDY#表示AD[31～0]上数据有效；在读周期，该信号表示主控设备已准备好接收数据。如果IRDY#和TRDY#没有同时有效，则插入等待周期。
& d2 k2 h; S; n- v7 V% h
(3)TRDY#(17arget Ready)s／t／s：从设备准备就绪信号
; |& j3 X% f! |0 }7 k
&;nbsp
