内存DDRIII比DDRII有些什么优势？

问：内存DDRIII比DDRII有些什么优势？  , z4 ~5 z. l# v

4 B) a* y1 ]$ ]- l答：一、DDR3在DDR2基础上采用的新型设计：
, S- h/ T; G; N0 m/ i# K
1 ~# x: T8 S( g' O; b
9 J( `6 I; n; O, T" D- X1．8bit预取设计，而DDR2为4bit预取，这样DRAM内核的频率只有接口频率的1/8，DDR3-800的核心工作频率只有100MHz。 1 Y' M# D2 Y  R# x

/ n, i3 \; m9 }/ O2．采用点对点的拓朴架构，以减轻地址/命令与控制总线的负担。
8 ?8 L/ h' r: l1 E9 U6 k: v. }% I# b) z
3．采用100nm以下的生产工艺，将工作电压从1.8V降至1.5V，增加异步重置（Reset）与ZQ校准功能。 . u; i! p2 R8 h

7 P" N5 a) G2 Y" N0 Y
3 b" B7 h7 }' x3 Z$ v3 j% W二、DDR3与DDR2几个主要的不同之处 ：
6 r6 h" h7 S; S/ i
; r& Z+ q' L! N+ L1.突发长度（Burst Length，BL）
" i+ K+ A8 k  [& @5 I5 r3 ]+ k2 B; C$ a0 t6 ^1 T
由于DDR3的预取为8bit，所以突发传输周期（Burst Length，BL）也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是常用的，DDR3为此增加了一个4bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。 + K  g. V0 w, m: P+ z, |

! I, g. T! J" n9 {2.寻址时序（Timing）
+ N  d/ d' \$ T' p& R0 Z. g' U& H( D8 Y/ m3 f- W6 z7 d
就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2～5之间，而DDR3则在5～11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0～4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。 ( y9 V3 y3 |' e/ [. G; G
7 n( k4 S4 r: X* @) p
3.DDR3新增的重置（Reset）功能 8 n* A( |( ^* T6 q# x

& k  a+ u' [+ t! b重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界很早以前就要求增加这一功能，如今终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有操作，并切换至最少量活动状态，以节约电力。 * N# |! _; J( y+ l

; o; N& m# Y1 k9 Y  k在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。 & l0 Y# E* H& R$ O$ {& t! _
$ b' H3 i9 `; R  o
4.DDR3新增ZQ校准功能
" X5 t. A$ g* Y$ @9 k/ Q% y2 i! s( q$ g
ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（On-Die Calibration Engine，ODCE）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。
0 I5 g& I/ E8 [4 k! [2 |% z
3 `) f1 I$ w, l! o
5 G" W  w, ]9 C# [- {- ?9 D6 b5.参考电压分成两个 1 M) r& }& M9 b1 I" q
/ b$ ]. P# _+ D0 R% H
在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级。 ' _; q" F7 f' ?4 |6 \: Z& x/ y
6 H& e; j0 W8 d! _% ~
6.点对点连接（Point-to-Point，P2P）
4 B1 @0 u- O' J1 q" y
' W( X* k: h& n6 T4 d% m5 N这是为了提高系统性能而进行的重要改动，也是DDR3与DDR2的一个关键区别。在DDR3系统中，一个内存控制器只与一个内存通道打交道，而且这个内存通道只能有一个插槽，因此，内存控制器与DDR3内存模组之间是点对点（P2P）的关系（单物理Bank的模组），或者是点对双点（Point-to-two-Point，P22P）的关系（双物理Bank的模组），从而大大地减轻了地址/命令/控制与数据总线的负载。而在内存模组方面，与DDR2的类别相类似，也有标准DIMM（台式PC）、SO-DIMM/Micro-DIMM（笔记本电脑）、FB-DIMM2（服务器）之分，其中第二代FB-DIMM将采用规格更高的AMB2（高级内存缓冲器）。
! s4 {+ W4 J, H8 V. b
% J( X  L/ i( t+ K面向64位构架的DDR3显然在频率和速度上拥有更多的优势，此外，由于DDR3所采用的根据温度自动自刷新、局部自刷新等其它一些功能，在功耗方面DDR3也要出色得多，因此，它可能首先受到移动设备的欢迎，就像最先迎接DDR2内存的不是台式机而是服务器一样。在CPU外频提升最迅速的PC台式机领域，DDR3未来也是一片光明。目前Intel预计在明年第二季所推出的新芯片-熊湖(Bear Lake)，其将支持DDR3规格，而AMD也预计同时在K9平台上支持DDR2及DDR3两种规格。