ddr3内存的优势是什么？

速度在不断飙升!AMD的AM2接口 K8架构处理器引入最高DDR2 800的支持，而Intel也会在7月23日发布万众期待的Conroe处理器并进行史上规模最大的“恐怖袭击”；桌面PC市场有望在2006年全面进入DDR2 800极速时代。
+ a* n* O8 `. ?0 \: z# M: G0 _& l0 ?5 }
RD600支持1500Mhz的前端总线超频，可惜在Computex 2006台北电脑展上面，RD600似乎“临时放弃”了DDR3内存的支持，转为支持DDR2 1066的支持，DDR3内存未能在2006年Q2进入市场。 6 o1 |8 ?. ~- w% c- v3 C, A- D& j

, V' L% ]1 ^/ J5 d% VDDR3相比起DDR2有更高的工作电压， 从DDR2的1.8V降落到1.5V，性能更好更为省电；DDR2的4bit预读升级为8bit预读。DDR3目前最高能够1600Mhz的速度，由于目前最为快速的DDR2内存速度已经提升到800Mhz/1066Mhz的速度，因而首批DDR3内存模组将会从1333Mhz的起跳。在Computex大展我们看到多个内存厂商展出1333Mhz的DDR3模组。
' P/ F( _$ u6 ^8 M3 l5 M0 l& t) [/ d) n
: c% ]# Y: v, w1 X! h一、DDR3在DDR2基础上采用的新型设计： + A. H3 C! u% Q1 X0 I9 i
% K7 J8 M7 X4 k$ C; v1 A  D% T

% O0 e. k" x7 U. w& d* @5 C1．8bit预取设计，而DDR2为4bit预取，这样DRAM内核的频率只有接口频率的1/8，DDR3-800的核心工作频率只有100MHz。 ( t+ |/ j9 G0 T  m' F

' u5 D0 x7 \6 _( U# o2．采用点对点的拓朴架构，以减轻地址/命令与控制总线的负担。
/ u1 q) B& }4 q2 ]
, t: {- Z2 F# h1 |* w" B3．采用100nm以下的生产工艺，将工作电压从1.8V降至1.5V，增加异步重置（Reset）与ZQ校准功能。
# n. k5 _+ g2 y2 O4 ?2 H* v: \# m! |+ }7 @
( @/ ^* j. u" l* g" U
二、DDR3与DDR2几个主要的不同之处 ：   ?" o- ^0 [8 `5 {
1 L- S- F. Q0 Y+ m$ E
1.突发长度（Burst Length，BL） ) \" _- s* r8 r9 P  e' H) W. m
9 q, Q' b: p! G( ]# a
由于DDR3的预取为8bit，所以突发传输周期（Burst Length，BL）也固定为8，而对于DDR2和早期的DDR架构系统，BL=4也是常用的，DDR3为此增加了一个4bit Burst Chop（突发突变）模式，即由一个BL=4的读取操作加上一个BL=4的写入操作来合成一个BL=8的数据突发传输，届时可通过A12地址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在DDR3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。 # g+ Q' e) M0 `! h. U& G3 V

9 u( \% d6 k2 s) n2.寻址时序（Timing）
2 z# u6 j: `8 O! s: \7 G. q1 ?5 a  x) i: f1 J
就像DDR2从DDR转变而来后延迟周期数增加一样，DDR3的CL周期也将比DDR2有所提高。DDR2的CL范围一般在2～5之间，而DDR3则在5～11之间，且附加延迟（AL）的设计也有所变化。DDR2时AL的范围是0～4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。另外，DDR3还新增加了一个时序参数——写入延迟（CWD），这一参数将根据具体的工作频率而定。 1 W2 J; y4 w; ?
5 `" }: Q4 K+ Y$ f5 H' I' `) H
3.DDR3新增的重置（Reset）功能
1 G$ M5 i2 ?& k) ^6 A) w  B; ^/ F7 {" X
重置是DDR3新增的一项重要功能，并为此专门准备了一个引脚。DRAM业界很早以前就要求增加这一功能，如今终于在DDR3上实现了。这一引脚将使DDR3的初始化处理变得简单。当Reset命令有效时，DDR3内存将停止所有操作，并切换至最少量活动状态，以节约电力。 # A) g' s/ c( n
4 n- w, |6 y: }3 m7 J
在Reset期间，DDR3内存将关闭内在的大部分功能，所有数据接收与发送器都将关闭，所有内部的程序装置将复位，DLL（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使DDR3达到最节省电力的目的。 3 x5 x  D1 y0 r+ y: d; V
$ C- Q. o6 r: z8 N$ [+ t; M& F
4.DDR3新增ZQ校准功能 - g: @8 {& N7 y

6 A$ z# b7 {, gZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚通过一个命令集，通过片上校准引擎（On-Die Calibration Engine，ODCE）来自动校验数据输出驱动器导通电阻与ODT的终结电阻值。当系统发出这一指令后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行重新校准。 ! e& L: {0 w( \0 f2 \/ f
- A  G. ~. P& L9 R* t% C

9 [8 t4 s0 _$ e( o- V5.参考电压分成两个
8 V8 d+ H. T% Y; J5 ^. h$ W* {: Y* r! V9 s0 a) _* I' ]; {* S
在DDR3系统中，对于内存系统工作非常重要的参考电压信号VREF将分为两个信号，即为命令与地址信号服务的VREFCA和为数据总线服务的VREFDQ，这将有效地提高系统数据总线的信噪等级。 9 Y- m3 Y8 ^# K* L5 K

8 Q% ^2 H0 J8 x' \; W6.点对点连接（Point-to-Point，P2P）
0 R- J. d4 d7 h4 @; S& Q2 J
$ w( o: D. z1 d/ X1 a) c这是为了提高系统性能而进行的重要改动，也是DDR3与DDR2的一个关键区别。在DDR3系统中，一个内存控制器只与一个内存通道打交道，而且这个内存通道只能有一个插槽，因此，内存控制器与DDR3内存模组之间是点对点（P2P）的关系（单物理Bank的模组），或者是点对双点（Point-to-two-Point，P22P）的关系（双物理Bank的模组），从而大大地减轻了地址/命令/控制与数据总线的负载。而在内存模组方面，与DDR2的类别相类似，也有标准DIMM（台式PC）、SO-DIMM/Micro-DIMM（笔记本电脑）、FB-DIMM2（服务器）之分，其中第二代FB-DIMM将采用规格更高的AMB2（高级内存缓冲器）。
) c4 ~. K9 K6 u7 t$ y3 U7 s4 n6 [/ E( m
面向64位构架的DDR3显然在频率和速度上拥有更多的优势，此外，由于DDR3所采用的根据温度自动自刷新、局部自刷新等其它一些功能，在功耗方面DDR3也要出色得多，因此，它可能首先受到移动设备的欢迎，就像最先迎接DDR2内存的不是台式机而是服务器一样。在CPU外频提升最迅速的PC台式机领域，DDR3未来也是一片光明。目前Intel预计在明年第二季所推出的新芯片-熊湖(Bear Lake)，其将支持DDR3规格，而AMD也预计同时在K9平台上支持DDR2及DDR3两种规格